

**МИНИСТЕРСТВО ТРАНСПОРТА РОССИЙСКОЙ ФЕДЕРАЦИИ**  
**ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ**  
**УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ**  
**«РОССИЙСКИЙ УНИВЕРСИТЕТ ТРАНСПОРТА»**  
**(РУТ (МИИТ))**



Рабочая программа дисциплины (модуля),  
как компонент образовательной программы  
базового высшего образования  
по специальности  
10.05.01 Компьютерная безопасность,  
утвержденной первым проректором РУТ (МИИТ)  
Тимониным В.С.

**РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ (МОДУЛЯ)**

**Архитектуры вычислительных систем и комплексов**

Специальность: 10.05.01 Компьютерная безопасность

Специализация: Безопасность компьютерных систем и сетей  
(в сфере связи, информационных и  
коммуникационных технологий)

Форма обучения: Очная

Рабочая программа дисциплины (модуля) в виде  
электронного документа выгружена из единой  
корпоративной информационной системы управления  
университетом и соответствует оригиналу

Простая электронная подпись, выданная РУТ (МИИТ)  
ID подписи: 4196  
Подписал: заведующий кафедрой Желенков Борис  
Владимирович  
Дата: 15.06.2026

## 1. Общие сведения о дисциплине (модуле).

Целями изучения дисциплины являются формирование и закрепление системного подхода к изучению и проектированию сложных систем, систематизация знаний и умений по вычислительной технике и сетям через изучение различных архитектур параллельных вычислительных систем и компьютерных сетей.

Задачами изучения дисциплины являются освоение основных понятий и видов архитектур вычислительных систем и компьютерных сетей; обучение разбираться в различиях между современными архитектурами, подбирать оптимальную архитектуру под конкретную задачу и требования заказчика.

Основными задачами дисциплины являются:

- Изучение принципов организации ЭВМ и вычислительных систем — освоение фоннеймановской и гарвардской архитектур, принципа открытой архитектуры и программно-управляемого аппарата.

- Анализ классификаций вычислительных систем — рассмотрение архитектур по Флинну (SISD, SIMD, MISD, MIMD), а также многомашинных и многопроцессорных систем, кластеров и GRID-систем.

- Освоение способов повышения производительности — изучение конвейеризации, суперскалярности, VLIW-архитектур, векторных вычислений, многоядерности и кэш-памяти различных уровней.

- Изучение организации памяти и ввода-вывода — понимание иерархии запоминающих устройств (регистры, кэш, ОЗУ, внешняя память), режимов доступа, каналов и контроллеров ввода-вывода.

- Оценка эффективности и надежности вычислительных комплексов — освоение метрик производительности (MIPS, FLOPS, тактовая частота), коэффициента ускорения, законов Амдала и Густафсона, а также методов обеспечения отказоустойчивости.

- Формирование навыков проектирования и выбора архитектуры — умение обоснованно выбирать тип архитектуры (RISC/CISC, SMP/NUMA, кластер, GPU-системы) для решения конкретных научно-технических и прикладных задач.

## 2. Планируемые результаты обучения по дисциплине (модулю).

Перечень формируемых результатов освоения образовательной программы (компетенций) в результате обучения по дисциплине (модулю):

**ОПК-6** - Способен применять методы научных исследований при проведении разработок в области обеспечения безопасности компьютерных систем и сетей;

**ПК-6** - Способность анализировать архитектуру, компоненты и характеристики телекоммуникационных и автоматизированных систем, выявлять потенциальные уязвимости и оценивать информационные риски.

Обучение по дисциплине (модулю) предполагает, что по его результатам обучающийся будет:

**Знать:**

- основные архитектуры параллельных вычислительных систем, мейн-фреймов, GRID- и Cloud-систем;
- архитектуры вычислительных сетей и общие принципы их построения;
- принципы стандартизации вычислительных сетей;
- технологии физического уровня;
- технологии построения локальных вычислительных сетей;
- проблемы сетевой безопасности.

**Уметь:**

- выбирать структуру ВС и режим ее функционирования;
- разрабатывать структурные и функциональные схемы всех ее составляющих;
- применять методы повышения производительности систем и увеличения ее надежности, устранения проблем сетевой безопасности;
- выбирать необходимый набор и структуру компонентов математического обеспечения.

**Владеть:**

- навыками использования общепринятых средств эмулирования или симулирования компьютерных сетей;
- навыками использования стандартных программных средств исследования компьютерных сетей на базе протоколов семейства TCP/IP;
- навыками использования общепринятых средств эмулирования или симулирования компьютерных сетей.

**3. Объем дисциплины (модуля).**

**3.1. Общая трудоемкость дисциплины (модуля).**

Общая трудоемкость дисциплины (модуля) составляет 4 з.е. (144 академических часа(ов)).

**3.2. Объем дисциплины (модуля) в форме контактной работы обучающихся с педагогическими работниками и (или) лицами,**

привлекаемыми к реализации образовательной программы на иных условиях, при проведении учебных занятий:

Тип учебных занятий	Количество часов	
	Всего	Семестр №6
Контактная работа при проведении учебных занятий (всего):	64	64
В том числе:		
Занятия лекционного типа	32	32
Занятия семинарского типа	32	32

3.3. Объем дисциплины (модуля) в форме самостоятельной работы обучающихся, а также в форме контактной работы обучающихся с педагогическими работниками и (или) лицами, привлекаемыми к реализации образовательной программы на иных условиях, при проведении промежуточной аттестации составляет 80 академических часа (ов).

3.4. При обучении по индивидуальному учебному плану, в том числе при ускоренном обучении, объем дисциплины (модуля) может быть реализован полностью в форме самостоятельной работы обучающихся, а также в форме контактной работы обучающихся с педагогическими работниками и (или) лицами, привлекаемыми к реализации образовательной программы на иных условиях, при проведении промежуточной аттестации.

#### 4. Содержание дисциплины (модуля).

##### 4.1. Занятия лекционного типа.

№ п/п	Тематика лекционных занятий / краткое содержание
1	<p>Введение в архитектуру вычислительных систем. Классификация</p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Определение архитектуры вычислительной системы (ВС), отличие от организации и реализации</li> <li>— Классификация по Флинну (SISD, SIMD, MISD, MIMD): принципы и примеры</li> <li>— Классификация по назначению (универсальные, специализированные, суперкомпьютеры, встроенные системы)</li> <li>— Уровни представления архитектуры (уровень команд, микроархитектура, системная архитектура)</li> <li>— Основные тенденции развития вычислительных систем</li> </ul>
2	<p>Архитектура фон Неймана и гарвардская архитектура</p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Принципы фон Неймана (храняемая программа, последовательное исполнение, линейное адресное пространство)</li> <li>— Структура фон-неймановской машины: АЛУ, устройство управления, память, устройства ввода-вывода</li> </ul>

№ п/п	Тематика лекционных занятий / краткое содержание
	<ul style="list-style-type: none"> <li>— Гарвардская архитектура: отдельные шины команд и данных, преимущества и недостатки</li> <li>— Модифицированная гарвардская архитектура (кэш-память инструкций и данных)</li> <li>— Сравнение областей применения: микроконтроллеры vs. универсальные процессоры</li> </ul>
3	<p><b>Центральный процессор: микроархитектура и конвейеризация</b></p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Структура процессора: регистровый файл, АЛУ, блок управления, блок выборки и дешифрации команд</li> <li>— Понятие машинного цикла (fetch-decode-execute-writeback)</li> <li>— Конвейерная обработка команд: стадии конвейера (IF, ID, EX, MEM, WB)</li> <li>— Конфликты в конвейере: структурные, по данным (RAW, WAR, WAW), по управлению</li> <li>— Методы разрешения конфликтов (форвардинг, спекулятивное выполнение, отмена команд)</li> </ul>
4	<p><b>Суперскалярные и VLIW-архитектуры</b></p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Суперскалярный процессор: множественные исполнительные блоки, динамическое планирование</li> <li>— Последовательность: выборка нескольких команд за такт, аппаратное разрешение зависимостей</li> <li>— Архитектура VLIW (Very Long Instruction Word): статическое планирование компилятором</li> <li>— Сравнение суперскалярных и VLIW-процессоров (сложность аппаратуры vs. сложность компилятора)</li> <li>— Примеры: Intel Core (суперскалярный), TI TMS320 (VLIW), IA-64/Itanium</li> </ul>
5	<p><b>Архитектура SIMD: векторные процессоры и графические ускорители</b></p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Принципы SIMD: одна команда — множество данных</li> <li>— Векторные процессоры: векторные регистры, конвейерная обработка векторов</li> <li>— Наборы инструкций SIMD: MMX, SSE, AVX (Intel/AMD), NEON (ARM)</li> <li>— Архитектура GPU: множество ядер SIMD (warp/wavefront), иерархия памяти (shared memory, регистры)</li> <li>— Сравнение CPU и GPU для различных классов задач (графика, машинное обучение, научные расчеты)</li> </ul>
6	<p><b>MIMD-архитектуры: многопроцессорные и многоядерные системы</b></p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Классификация MIMD-систем: SMP (симметричная многопроцессорная), NUMA (неравномерный доступ к памяти), MPP (массивно-параллельные)</li> <li>— Архитектура многоядерного процессора: общий кэш L3, когерентность кэшей</li> <li>— Протоколы когерентности кэшей (MESI, MOESI, MESIF)</li> <li>— Сравнение SMP и NUMA (масштабируемость, стоимость доступа к памяти)</li> <li>— Примеры: Intel Xeon (SMP, NUMA в многопроцессорных конфигурациях), AMD EPYC</li> </ul>
7	<p><b>Иерархия памяти и организация кэш-памяти</b></p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Принцип локальности (временная и пространственная)</li> <li>— Иерархия памяти: регистры &gt; L1/L2/L3 кэш &gt; оперативная память &gt; SSD &gt; HDD &gt; ленты</li> <li>— Организация кэша: прямой, ассоциативный, полностью ассоциативный, set-associative</li> <li>— Алгоритмы вытеснения (LRU, FIFO, Random, LFU)</li> <li>— Запись в кэш: сквозная запись (write-through) и обратная запись (write-back)</li> <li>— Политики выделения места при промахе (read-allocate, write-allocate)</li> </ul>

№ п/п	Тематика лекционных занятий / краткое содержание
8	<p><b>Виртуальная память и механизмы защиты</b></p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Принципы виртуальной памяти: страницы, отображение адресов, TLB (Translation Lookaside Buffer)</li> <li>— Многоуровневые таблицы страниц (x86-64: 4 уровня)</li> <li>— Механизмы защиты памяти: кольца защиты (ring 0–3 в x86), сегментация (устаревшая) vs. страничная организация</li> <li>— NX-бит (Never eXecute) запрет исполнения кода из страниц данных</li> <li>— Изоляция адресных пространств процессов (память ядра vs. пользователя)</li> </ul>
9	<p><b>Системы прерываний и исключений</b></p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Определение прерывания, аппаратное vs. программное (исключения, ловушки)</li> <li>— Классификация прерываний: маскируемые, немаскируемые, векторные, невекторные</li> <li>— Механизмы обработки прерываний: сохранение контекста, таблица векторов прерываний (IDT/IVT)</li> <li>— Приоритеты прерываний и вложенность</li> <li>— Примеры: контроллер прерываний 8259A (PIC), APIC (x86), NVIC (ARM Cortex-M)</li> </ul>
10	<p><b>Архитектура систем ввода-вывода и шины данных</b></p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Классификация шин: системная (FSB, QPI, Infinity Fabric), периферийные (PCIe, USB, SATA)</li> <li>— Архитектура прямого доступа к памяти (DMA): контроллер DMA, режимы работы</li> <li>— Механизм прерываний для оповещения о завершении ввода-вывода (IRQ, MSI/MSI-X)</li> <li>— Конфигурационное пространство PCI/PCIe: BAR, управление питанием</li> <li>— Сравнение топологий шин: общая шина, звезда, кольцо, точка-точка</li> </ul>
11	<p><b>Высокопроизводительные вычислительные системы (суперкомпьютеры)</b></p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Определение суперкомпьютера, показатели производительности (FLOPS, LINPACK)</li> <li>— Классификация по топологии соединений (3D Torus, Fat Tree, Dragonfly, гиперкуб)</li> <li>— Масштабируемые архитектуры: кластеры (Beowulf) и MPP</li> <li>— Ускорители в суперкомпьютерах: GPU (CUDA/HIP), FPGA, нейропроцессоры</li> <li>— Примеры: Top500, Fugaku, Summit, Tianhe, «Ломоносов»</li> </ul>
12	<p><b>Гетерогенные вычислительные системы (CPU + GPU + FPGA + AI-ускорители)</b></p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Проблемы гомогенных систем (производительность на ватт для параллельных задач)</li> <li>— Интеграция CPU и GPU: объединенная память (Unified Memory), шина PCIe, чиплеты</li> <li>— Архитектура FPGA-ускорителей: программируемая логика, баланс гибкость/производительность</li> <li>— Специализированные AI-ускорители (NPU, TPU, нейроморфные системы)</li> <li>— Модели программирования: CUDA, OpenCL, SYCL, OneAPI</li> </ul>
13	<p><b>Архитектуры с общей и распределенной памятью</b></p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Системы с общей памятью (UMA, NUMA, COMA): аппаратная поддержка, синхронизация (мьютексы, семафоры, барьеры)</li> <li>— Системы с распределенной памятью (MPP, кластеры): межсоединения (Ethernet, InfiniBand, Omni-Path)</li> <li>— Модель программирования MPI (передача сообщений) и её соответствие архитектуре</li> </ul>

№ п/п	Тематика лекционных занятий / краткое содержание
	<ul style="list-style-type: none"> <li>— Гибридные системы: распределенная память + разделяемая память внутри узла (MPI+OpenMP)</li> <li>— Достоинства и недостатки, масштабируемость, сложность программирования</li> </ul>
14	<p><b>Энергоэффективные архитектуры и встроенные системы (RISC-V, ARM)</b></p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Показатели энергоэффективности (FLOPS/ватт, MIPS/ватт)</li> <li>— Архитектура ARM: RISC-ядро, режимы (Thumb), big.LITTLE / DynamIQ, управление питанием (P-state, C-state)</li> <li>— Архитектура RISC-V: модульная система (расширения I, M, A, F, D, C, V), открытость, режимы привилегий (M, S, U)</li> <li>— Система на кристалле (SoC): интеграция CPU, GPU, DSP, контроллеров ввода-вывода, SRAM</li> <li>— Примеры энергоэффективных платформ: мобильные устройства (Qualcomm Snapdragon, Apple Silicon), IoT (ARM Cortex-M, ESP32, RISC-V MCU)</li> </ul>
15	<p><b>Сравнительный анализ архитектур x86, ARM, RISC-V</b></p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Архитектура x86 (CISC): переменная длина команд, сложная декодировка, микрокодное исполнение, обратная совместимость</li> <li>— Архитектура ARM (RISC): фиксированная длина команд, большое количество регистров, условное исполнение</li> <li>— Архитектура RISC-V: открытая спецификация, минимальное базовое ядро, расширяемость, отсутствие лицензионных отчислений</li> <li>— Сравнение производительности, энергопотребления, стоимости, экосистемы и области применения</li> <li>— Перспективы: RISC-V в серверах и суперкомпьютерах, вызовы Intel/AMD</li> </ul>
16	<p><b>Будущие архитектуры вычислительных систем (квантовые, нейроморфные, оптические)</b></p> <p>Содержание учебного материала:</p> <ul style="list-style-type: none"> <li>— Квантовые вычисления: кубиты, суперпозиция, запутанность, вентили (Hadamard, CNOT, Toffoli), декогеренция</li> <li>— Квантовые архитектуры: сверхпроводящие кубиты (Google, IBM), ионные ловушки (IonQ), топологические (Microsoft)</li> <li>— Нейроморфные архитектуры: спайковые нейронные сети (SNN), мемристоры, чипы Loihi (Intel) и TrueNorth (IBM)</li> <li>— Оптические вычисления: фотонные процессоры, оптическая память, преимущества скорости и энергопотребления</li> <li>— Сравнение классических и новых архитектур: применимость (криптография, оптимизация, нейросети) и горизонты зрелости</li> </ul>

## 4.2. Занятия семинарского типа.

### Лабораторные работы

№ п/п	Наименование лабораторных работ / краткое содержание
1	<p><b>Исследование фон-неймановской и гарвардской архитектур на эмуляторах</b></p> <p>В результате выполнения лабораторной работы студент получит навыки сравнения фон-неймановской и гарвардской архитектур с использованием эмуляторов (например, MARIE Simulator и AVR Simulator), анализа разделения шин команд и данных, оценки влияния конфликта доступа к</p>

№ п/п	Наименование лабораторных работ / краткое содержание
	памяти на производительность в фон-неймановской архитектуре при одновременной выборке команды и данных, а также составления отчета с выводами о применимости каждой архитектуры для различных классов задач.
2	<p><b>Программирование на языке ассемблера для архитектуры x86-64 (базовые команды)</b></p> <p>В результате выполнения лабораторной работы студент получит навыки написания простейших программ на ассемблере NASM для архитектуры x86-64 (команды MOV, ADD, SUB, MUL, DIV, CMP, JMP), работы с регистрами общего назначения (RAX, RBX, RCX, RDX, RSI, RDI, R8–R15), организации условных переходов и циклов, отладки программ с использованием GDB (просмотр регистров, пошаговое выполнение, точки останова), а также расчета количества тактов при различных способах адресации.</p>
3	<p><b>Изучение конвейера команд на симуляторе (MIPS или RISC-V)</b></p> <p>В результате выполнения лабораторной работы студент получит навыки работы с симулятором конвейерного процессора (например, MIPS Pipeline Simulator или Ripes для RISC-V), анализа прохождения команд через стадии конвейера (IF, ID, EX, MEM, WB), выявления конфликтов по данным (RAW, WAR, WAW) и управляющих конфликтов (при условных переходах), применения методов разрешения конфликтов (форвардинг, вставка NOP-операций, спекулятивное выполнение), а также измерения влияния задержек на общую производительность.</p>
4	<p><b>Исследование SIMD-инструкций (AVX/SSE) на примере обработки массивов</b></p> <p>В результате выполнения лабораторной работы студент получит навыки написания программ на C/C++ с использованием встроенных SIMD-инструкций (intrinsics для SSE/AVX) для операций над векторами (сложение, умножение, скалярное произведение), сравнения производительности скалярной (поэлементной) и векторной обработки массивов различной длины (от 64 до 10<sup>7</sup> элементов), измерения ускорения (speedup) и эффективности использования SIMD, а также анализа влияния выравнивания данных (alignment) на скорость выполнения.</p>
5	<p><b>Программирование на CUDA для архитектуры GPU (матричное умножение)</b></p> <p>В результате выполнения лабораторной работы студент получит навыки написания ядра CUDA для умножения матриц, организации сетки блоков и потоков (grid и block), использования разделяемой памяти (shared memory) для уменьшения глобальных обращений к памяти, измерения времени выполнения на CPU и GPU для матриц размером от 128<sup>2</sup>×128 до 2048<sup>2</sup>×2048, анализа ускорения (speedup) и узких мест (ограничения по пропускной способности памяти, загрузка вычислительных блоков), а также профилирования кода с использованием NVIDIA Nsight Systems.</p>
6	<p><b>Исследование когерентности кэшей (протокол MESI) в многопроцессорной системе</b></p> <p>В результате выполнения лабораторной работы студент получит навыки эмуляции работы многопроцессорной системы с когерентными кэшами (например, в симуляторе Gem5 или простом учебном симуляторе когерентности), анализа состояний кэш-линий (Modified, Exclusive, Shared, Invalid) при чтении и записи из разных ядер, наблюдения за служебным трафиком (инвалидации, обновления) между кэшами, объяснения явления «ложного разделения» (false sharing) на практическом примере (два ядра пишут в разные переменные одной кэш-линии), а также формулирования рекомендаций по оптимизации структур данных для многопоточных приложений.</p>
7	<p><b>Изучение иерархии памяти и влияния кэша на производительность</b></p> <p>В результате выполнения лабораторной работы студент получит навыки написания тестовой программы на C/C++ для измерения времени доступа к памяти с различными шаблонами доступа</p>

№ п/п	Наименование лабораторных работ / краткое содержание
	(последовательный, с шагом 2/4/8/16/32/64/128/256 элементов, случайный доступ), построения графика зависимости времени доступа от размера рабочего набора данных (от 1 КБ до 64 МБ), идентификации размеров кэшей L1, L2, L3 по характерным ступенчатым перегибам, анализа влияния выравнивания на использование строки кэша (cache line), а также объяснения эффектов временной и пространственной локальности.
8	<p><b>Исследование TLB и работы виртуальной памяти</b></p> <p>В результате выполнения лабораторной работы студент получит навыки написания программы, выполняющей доступ к большому массиву памяти (сотни мегабайт) с различной степенью локальности (последовательный доступ — высокая локальность, случайный доступ — низкая локальность), измерения количества промахов TLB через системные утилиты (perf stat на Linux), анализа роста времени доступа при случайном обходе страниц по сравнению с последовательным, изменения размера страницы (4 КБ, 2 МБ, 1 ГБ) через huge-страницы (hugepages) и оценки уменьшения количества промахов TLB, а также эмуляции работы многоуровневых таблиц страниц (x86-64: 4 уровня) на упрощенных адресах.</p>
9	<p><b>Исследование систем прерываний на примере микроконтроллера (Arduino / STM32)</b></p> <p>В результате выполнения лабораторной работы студент получит навыки настройки аппаратных прерываний (например, по изменению уровня на пине, по таймеру, по завершению АЦП) на микроконтроллере AVR (Arduino Uno) или ARM Cortex-M (STM32), написания функций-обработчиков прерываний (ISR) и правил их минимализма (быстрый вход/выход, избегание длительных операций), анализа приоритетов прерываний и вложенности, оценки задержки от возникновения события до входа в обработчик (латентность), а также создания программы с фоновым циклом и прерыванием для измерения разницы в реакции системы.</p>
10	<p><b>Исследование прямого доступа к памяти (DMA) на примере микроконтроллера</b></p> <p>В результате выполнения лабораторной работы студент получит навыки настройки контроллера DMA на микроконтроллере (например, STM32 или ESP32) для передачи данных из АЦП в буфер в ОЗУ без участия процессора, сравнения производительности и энергопотребления при передаче блока данных через DMA и через программный цикл копирования, измерения максимальной частоты дискретизации (sample rate) при использовании DMA, анализа освобождения процессора для выполнения других задач во время DMA-передачи, а также настройки прерывания по завершении DMA-блока.</p>
11	<p><b>Исследование архитектуры NUMA: задержки доступа к локальной и удаленной памяти</b></p> <p>В результате выполнения лабораторной работы студент получит навыки выполнения на многопроцессорном NUMA-сервере (например, с двумя процессорами Intel Xeon или AMD EPYC) программы, которая привязывает потоки к разным ядрам (taskset / numactl на Linux) и измеряет задержку доступа к памяти, выделенной на локальном процессоре (local memory) и на удаленном (remote memory), сравнения латентности (обычно удаленная в 1.5–3 раза медленнее), анализа ухудшения производительности при неоптимальном распределении памяти (использование numastat, профилировщика), а также написания кода с NUMA-осведомленным выделением памяти (libnuma, mbind, set_mempolicy).</p>
12	<p><b>MPI-программирование для систем с распределенной памятью (кластер)</b></p> <p>В результате выполнения лабораторной работы студент получит навыки написания параллельной программы на языке C/C++/Fortran с использованием библиотеки MPI (Message Passing Interface) для вычисления числа ? методом Монте-Карло или численного интегрирования (метод</p>

№ п/п	Наименование лабораторных работ / краткое содержание
	прямоугольников), организации обмена сообщениями между процессами (MPI_Send / MPI_Recv и коллективные операции MPI_Reduce, MPI_Bcast), запуска программы на нескольких узлах кластера (виртуального — на одном ПК через mpirun с несколькими процессами, либо на реальном удаленном кластере), измерения времени выполнения при разном количестве процессов (1, 2, 4, 8, 16) и расчета ускорения (speedup) и эффективности, а также анализа влияния накладных расходов на передачу данных.
13	<p><b>OpenMP-программирование для систем с общей памятью (многоядерный CPU)</b></p> <p>В результате выполнения лабораторной работы студент получит навыки распараллеливания цикла (for pragma) на языке C/C++/Fortran с использованием директив OpenMP, применения различных режимов распределения итераций (static, dynamic, guided) и их влияния на балансировку нагрузки, организации критических секций (critical) и атомарных операций (atomic) для избежания гонок данных (data race), использования переменных с приватной копией (private, firstprivate, lastprivate), измерения ускорения на задачах с разной вычислительной плотностью (обработка изображений, умножение матриц, сортировка массива), а также анализа эффекта псевдо-распараллеливания (overhead при малом объеме вычислений на итерацию).</p>
14	<p><b>Сравнительный анализ производительности архитектур (x86 vs. ARM vs. RISC-V)</b></p> <p>В результате выполнения лабораторной работы студент получит навыки запуска одинакового набора тестов (например, бенчмарки CoreMark, Dhrystone, LINPACK, STREAM) на виртуальных или физических машинах с разными архитектурами (x86-64, ARM64 (например, Raspberry Pi или AWS Graviton), RISC-V (в эмуляторе QEMU или на плате SiFive)), сбора показателей производительности (операций в секунду, FLOPS, пропускной способности памяти), вычисления отношения производительность на ватт (при наличии данных о потреблении), построения сравнительных таблиц и гистограмм, а также формулирования выводов о применимости каждой архитектуры для веб-серверов, научных расчетов, встраиваемых систем.</p>
15	<p><b>Проектирование простого RISC-V процессора на языке Verilog/VHDL (в симуляторе)</b></p> <p>В результате выполнения лабораторной работы студент получит навыки описания базового RISC-V процессора (подмножество команд RV32I: ADD, SUB, LW, SW, BEQ, JAL) на языке описания аппаратуры (Verilog или VHDL) с использованием симулятора (например, Icarus Verilog или ModelSim), написания тестового окружения (testbench) для проверки выполнения программы из нескольких инструкций (например, вычисление суммы чисел от 1 до N), моделирования работы процессора (просмотр сигналов, состояний регистров, памяти), анализа работы конвейера (если реализован), а также сравнения полученного RISC-V ядра с эталонными реализациями (например, PicoRV32).</p>
16	<p><b>Анализ архитектуры вычислительной системы с помощью профилирования (perf, VTune)</b></p> <p>В результате выполнения лабораторной работы студент получит навыки профилирования реального приложения (например, умножение матриц, сжатие данных, компиляция кода) на архитектуре x86-64 с использованием инструментов Linux perf (perf stat, perf record, perf report) и/или Intel VTune Profiler (доступна бесплатная версия для некоммерческого использования), сбора счетчиков производительности (промахи кэша L1/L2/L3, промахи TLB, количество взятых/не взятых условных переходов, количество тактов, инструкций за такт — IPC), идентификации узких мест (bottlenecks) в коде (частые промахи кэша, неэффективная работа конвейера, слишком много ветвлений), формулирования предложений по оптимизации исходного кода (изменение структуры данных, перестановка циклов, развертка циклов (loop unrolling)), а также оформления отчета о профилировании с графиками и рекомендациями.</p>

#### 4.3. Самостоятельная работа обучающихся.

№ п/п	Вид самостоятельной работы
1	Работа с лекционным материалом
2	Подготовка к лабораторным работам
3	Выполнение курсовой работы.
4	Подготовка к промежуточной аттестации.
5	Подготовка к текущему контролю.

#### 5. Перечень изданий, которые рекомендуется использовать при освоении дисциплины (модуля).

№ п/п	Библиографическое описание	Место доступа
1	Программирование микроконтроллеров семейства CORTEX-M: Учебное пособие для студентов направлений «Информатика и вычислительная техника» и «Информационная безопасность» / Шамров М. И., 2020. - 88 с.	URL: <a href="https://e.lanbook.com/book/175969">https://e.lanbook.com/book/175969</a> (Электронно-библиотечная система Лань)(дата обращения 03.03.2026)
2	Архитектура и структурная организация микроконтроллеров семейства CORTEX-M: Учебное пособие для студентов направлений «Информатика и вычислительная техника» и «Информационная безопасность» / Шамров М. И.,; 2019. - 62 с.	URL: <a href="https://e.lanbook.com/book/175725">https://e.lanbook.com/book/175725</a> (Электронно-библиотечная система Лань)(дата обращения 03.03.2026)
3	Применение коммутаторов в современных сетях передачи информации: Учебно-методическое пособие для направления 27.03.04 «Управление в технических системах» профиля «Управления и информатика в технических системах» (бакалавры) очная и очно-заочная (вечерняя) формы обучения/ Антонов Д. А., Ермакова А. Е., Иконников С. Е.. РУТ(МИИТ), 2021. - 94 с.	URL: <a href="https://e.lanbook.com/book/269750">https://e.lanbook.com/book/269750</a> Электронно-библиотечная система Лань)(дата обращения 03.03.2026)

#### 6. Перечень современных профессиональных баз данных и информационных справочных систем, которые могут использоваться при освоении дисциплины (модуля).

Форум специалистов по информационным технологиям  
<http://citforum.ru/>

Интернет-университет информационных технологий  
<http://www.intuit.ru/>

Тематический форум по информационным технологиям  
<http://habrahabr.ru/>

7. Перечень лицензионного и свободно распространяемого программного обеспечения, в том числе отечественного производства, необходимого для освоения дисциплины (модуля).

Microsoft Windows

Microsoft Office

8. Описание материально-технической базы, необходимой для осуществления образовательного процесса по дисциплине (модулю).

Для проведения аудиторных занятий и самостоятельной работы требуются:

- Рабочее место преподавателя с персональным компьютером, подключённым к сетям INTERNET.

- Специализированная лекционная аудитория с мультимедиа аппаратурой и интерактивной доской.

- Компьютерный класс с кондиционером. Рабочие места студентов в компьютерном классе, подключённые к сетям INTERNET

Для проведения практических занятий:

- компьютерный класс; кондиционер; компьютеры.

- В случае проведения занятий с применением электронного обучения и дистанционных образовательных технологий необходимо наличие компьютерной техники, для организации коллективных и индивидуальных форм общения педагогических работников со студентами, посредством используемых средств коммуникации.

Допускается замена оборудования его виртуальными аналогами.

9. Форма промежуточной аттестации:

Зачет в 6 семестре.

10. Оценочные материалы.

Оценочные материалы, применяемые при проведении промежуточной аттестации, разрабатываются в соответствии с локальным нормативным актом РУТ (МИИТ).

Авторы:

доцент, к.н. кафедры  
«Вычислительные системы и  
квантовые коммуникации»

Я.М. Голдовский

Согласовано:

Заведующий кафедрой ВССиИБ  
Председатель учебно-методической  
комиссии

Б.В. Желенков

Н.А. Андриянова