

МИНИСТЕРСТВО ТРАНСПОРТА РОССИЙСКОЙ ФЕДЕРАЦИИ
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ
УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ
«РОССИЙСКИЙ УНИВЕРСИТЕТ ТРАНСПОРТА»

УТВЕРЖДАЮ:

Директор ИУЦТ



С.П. Вакуленко

30 сентября 2019 г.

Кафедра «Вычислительные системы, сети и информационная
 безопасность»

Автор Желенков Борис Владимирович, к.т.н., доцент

АННОТАЦИЯ К РАБОЧЕЙ ПРОГРАММЕ ДИСЦИПЛИНЫ

«Цифровая схемотехника»

Направление подготовки:	10.03.01 – Информационная безопасность
Профиль:	Безопасность компьютерных систем
Квалификация выпускника:	Бакалавр
Форма обучения:	очная
Год начала подготовки	2018

Одобрено на заседании Учебно-методической комиссии института Протокол № 2 30 сентября 2019 г. Председатель учебно-методической комиссии  Н.А. Клычева	Одобрено на заседании кафедры Протокол № 2 27 сентября 2019 г. Заведующий кафедрой  Б.В. Желенков
---	---

Москва 2019 г.

1. Цели освоения учебной дисциплины

Целями освоения учебной дисциплины «Цифровая схемотехника» являются формирование компетенции по основным разделам схемотехники, изучение схемотехнических основ построения как отдельных элементов, так и вычислительных систем в целом, овладение методами и средствами анализа и разработки аппаратных компонентов вычислительной техники.

Основными задачами дисциплины являются:

- Ознакомление с основными принципами схемотехнической реализации цифровых устройств;
- рассмотрение принципов взаимодействия цифровых схем;
- изучение методов синтеза комбинационных схем на цифровых микросхемах;
- рассмотрение примеров использования ПЛИС реализации цифровых устройств.

Дисциплина формирует знания и умения для решения следующих профессиональных задач (в соответствии с видами профессиональной деятельности):

Эксплуатационная:

- установка, настройка, эксплуатация и поддержание в работоспособном состоянии компонентов системы обеспечения информационной безопасности с учетом установленных требований;
- администрирование подсистем информационной безопасности объекта, участие в проведении аттестации объектов информатизации по требованиям безопасности информации и аудите информационной безопасности автоматизированных систем;

Проектно-технологическая:

- сбор и анализ исходных данных для проектирования систем защиты информации, определение требований, сравнительный анализ подсистем по показателям информационной безопасности;
- проведение проектных расчетов элементов систем обеспечения информационной безопасности;
- участие в разработке технологической и эксплуатационной документации;
- проведение предварительного технико-экономического обоснования проектных расчетов;

Экспериментально-исследовательская деятельность:

- сбор, изучение научно-технической информации, отечественного и зарубежного опыта по тематике исследования;
- проведение экспериментов по заданной методике, обработка и анализ их результатов;
- проведение вычислительных экспериментов с использованием стандартных программных средств.

организационно-управленческая деятельность

- организация работы коллектива исполнителей, принятие управленческих решений в условиях спектра мнений, определение порядка выполнения работ;
- поиск рациональных решений при разработке средств защиты информации с учетом требований качества, надежности и стоимости, а также сроков исполнения;
- осуществление правового, организационного и технического обеспечения защиты информации;

2. Место учебной дисциплины в структуре ОП ВО

Учебная дисциплина "Цифровая схемотехника" относится к блоку 1 "Дисциплины (модули)" и входит в его базовую часть.

3. Планируемые результаты обучения по дисциплине (модулю), соотнесенные с планируемыми результатами освоения образовательной программы

Процесс изучения дисциплины направлен на формирование следующих компетенций:

ОПК-3	способностью применять положения электротехники, электроники и схемотехники для решения профессиональных задач
-------	--

4. Общая трудоемкость дисциплины составляет

5 зачетных единиц (180 ак. ч.).

5. Образовательные технологии

Преподавание дисциплины «Цифровая схемотехника» осуществляется в форме лекций и лабораторных работ. Лекции проводятся в традиционной классно-урочной организационной форме в объеме 34 часов, по типу управления познавательной деятельностью и являются традиционными классически-лекционными (объяснительно-иллюстративными). Лабораторные работы организованы с использованием технологий развивающего обучения. Курс лабораторных работ (36 часов) проводится с использованием специализированных стендов и на специальных программных симуляторах, разработанных на кафедре, основанных на интерактивных (диалоговых) технологиях, в том числе электронный практикум (решение проблемных поставленных задач с помощью современной вычислительной техники и исследование моделей); технологий, основанных на коллективных способах обучения, а также использованием компьютерной тестирующей системы и в виде упражнений по решению различных вариантов задач анализа и синтеза логических элементов и цифровых схем. Самостоятельная работа студента организована с использованием традиционных видов работы. К традиционным видам работы (51 час) относится отработка лекционного материала и отработка отдельных тем по учебным пособиям, подготовка к интерактивным практическим и лабораторным работам. Оценка полученных знаний, умений и навыков основана на модульно-рейтинговой технологии. Весь курс разбит на 2 раздела, представляющих собой логически заверченный объем учебной информации. Фонды оценочных средств освоенных компетенций включают как вопросы теоретического характера для оценки знаний, так и задания практического содержания (решение конкретных задач, работа с данными) для оценки умений и навыков. Теоретические знания проверяются путем применения таких организационных форм, как индивидуальные и групповые опросы. .

6. Содержание дисциплины (модуля), структурированное по темам (разделам)

РАЗДЕЛ 1

ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ.

Тема: Электроника цифровых элементов.

Описываются способы кодирования цифровой информации, требования к логическим сигналам, параметры логических элементов.

Тема: Транзисторный ключ – основа построения логических схем

Описываются типы подключаемой нагрузки.

Тема: Транзисторный ключ – основа построения логических схем.

Рассматривается работа транзисторных ключей первого типа, приводятся методики расчетов значений их элементов и получаемых характеристик.

Тема: Транзисторный ключ – основа построения логических схем.

Рассматривается работа транзисторных ключей второго типа, приводятся методики расчетов значений их элементов и получаемых характеристик. Приводится сравнительный анализ работы ключей первого и второго типов (ФЛС1, ФЛС2).

Тема: Логические элементы цифровых устройств

Рассматривается построение логических схем на транзисторных ключах, диодах.

Описывается техническая реализация логических функций на выходах. Приводится методика расчета R_k для подключения схем с открытым коллектором.

Тема: Логические элементы цифровых устройств.

Описывается схемотехническая организация схем ТТЛ со сложным выходным каскадом.

Приводится методика расчета параметров составных элементов ТТЛ, оценка помехоустойчивости, работы на нагрузку первого и второго типа. Рассматриваются особенности использования элементов ТТЛ в различных схемотехнических решениях.

РАЗДЕЛ 2

ЦИФРОВЫЕ СХЕМЫ

Тема: Схемы с памятью.

Рассматривается построение RS-триггеров различных типов на различных логических элементах (асинхронный RS-триггер на элементах ИЛИ-НЕ и И-НЕ, синхронизируемые одноступенчатые триггеры, синхронизируемый RS-триггер на элементах ИЛИ-НЕ и И-НЕ, комбинированные RS-триггеры). Описываются возможности применения RS-триггеров.

Тема: Схемы с памятью.

Описывается логическая схема D-триггера и ее свойства (прозрачность D-триггера, временные параметры, исключение прозрачного интервала). Рассматриваются схемотехнические принципы построения двухступенчатых триггеров (двухступенчатый D-триггер на элементах И-НЕ, двухступенчатый RS-триггер, схема с инвертором, схема с запрещающими связями, схема с разнополярным управлением).

Приводится описание функционирования и логической организации на примере схемы ТМ2.

Тема: Схемы с памятью.

Рассматриваются примеры применения регистров для выполнения операций сдвигов в различных схемах (с использованием мультиплексоров, сдвигатель на двухступенчатых триггерах, сдвигатель на динамических триггерах, сдвигатель с возможностью приема кода ИР1, реверсивный сдвигатель ИР13).

Тема: Схемы с памятью.

Выполнение лаб. работ 20%

Тема: Схемы с памятью.

Приводятся схемы включения регистров и триггеров для выполнения поразрядных операций (инверсия, дизъюнкция, конъюнкция, анализ кода).

Тема: Счетные схемы.

Описываются принципы построения счетчиков с различной организацией (одноразрядный суммирующий счетчик, комбинационный счетчик, инкрементор с последовательным переносом, инкрементор с параллельным переносом, инкрементор с групповым переносом, вычитающий комбинационный счетчик). Приводится логическая схема построения трехразрядного декрементора с последовательным заемом.

Тема: Счетные схемы

Описывается принцип функционирования накапливающего счетчика. Рассматриваются способы организации и функционирования счетных триггеров (Т-триггер, триггер с динамическим входом, построение счетного триггера на RS-триггере, JK-триггер).

Тема: Счетные схемы.

Приводятся логические схемы организации счетчиков (счетчик с непосредственными связями, суммирующий, вычитающий, счетчики с переносом, синхронизируемые, несинхронизируемые, каскадирование с непосредственными связями и с цепями переноса).

Тема: Счетные схемы

Рассматриваются микросхемы счетчиков ИЕ6 и ИЕ7, схемы построения и функционирования десятичных счетчиков, счетчиков с переменным модулем пересчета и схем измерителей интервалов времени.

Тема: Комбинационные схемы.

Приводятся примеры применения дешифраторов и мультиплексоров.

Тема: Комбинационные схемы.

Описываются принципы построения сумматоров с различной структурной организацией (последовательный сумматор, параллельный сумматор, параллельный сумматор с последовательным переносом, параллельный сумматор с параллельным переносом. Параллельный сумматор с групповым переносом, параллельный сумматор со сверхпараллельным переносом). Для параллельного сумматора со сверхпараллельным переносом приводится схема формирования подготовительных функции на примере 16-ти разрядного сумматора со сверхпараллельным переносом.

Тема: Комбинационные схемы.

Выполнение лаб. работ 70%

Тема: Комбинационные схемы.

Рассматриваются примеры построения схем сумматоров с использованием микросхем ИП3 и ИП4 (16-ти разрядный сумматор с групповым переносом на микросхемах ИП3, 16-ти разрядный сумматор со сверхпараллельным переносом на микросхемах ИП3 и ИП4, 64-х разрядный сумматор со сверхпараллельным переносом на микросхемах ИП3 и ИП4).

Тема: БИС/СБИС с программируемыми и репрограммируемыми структурами.

Рассматриваются конструкторско-технологические типы программируемых элементов.

Тема: БИС/СБИС с программируемыми и репрограммируемыми структурами

Описывается структура программируемых вентильных матриц (FPGA – Field Programmable Logic Devices), функционирование, входящих в их состав, логических блоков FPGA, блоков ввода/вывода FPGA, схема межсоединений FPGA.

Тема: БИС/СБИС с программируемыми и репрограммируемыми структурами.

Так же, рассматриваются сложные программируемые логические схемы (CPLD – Complex Programmable Logic Devices) и СБИС типа FLEX, функциональные блоки CPLD, система

коммутации CPLD, микросхемы семейства FLEX 10K. Вводятся понятия о СБИС программируемой логики типа «система на кристалле» на примере СБИС типа APEX 20K/KE и СБИС типа Virtex.

Тема: БИС/СБИС с программируемыми и репрограммируемыми структурами. Приводятся параметры СБИС программируемой логики, степень интеграции, быстродействие.

Тема: Шинная организация.

Рассматривается применение схем с тремя состояниями с использованием шинных формирователей. Приводятся примеры построения адресных селекторов для устройств, подключаемых к шине. Описывается работа многорежимного буферного регистра.

РАЗДЕЛ 3

Итоговая аттестация