

МИНИСТЕРСТВО ТРАНСПОРТА РОССИЙСКОЙ ФЕДЕРАЦИИ
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ
УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ
«РОССИЙСКИЙ УНИВЕРСИТЕТ ТРАНСПОРТА»
(РУТ (МИИТ))



Рабочая программа дисциплины (модуля),
как компонент образовательной программы
базового высшего образования
по направлению подготовки
09.03.01 Информатика и вычислительная техника,
утвержденной первым проректором ФГАОУ ВО
РУТ (МИИТ) Тимониным В.С.

РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ (МОДУЛЯ)

Цифровая схемотехника. Практические аспекты

Направление подготовки: 09.03.01 Информатика и вычислительная техника

Направленность (профиль): Вычислительные системы и сети

Форма обучения: Очная

Рабочая программа дисциплины (модуля) в виде
электронного документа выгружена из единой
корпоративной информационной системы управления
университетом и соответствует оригиналу

Простая электронная подпись, выданная ФГАОУ ВО РУТ
(МИИТ)

ID подписи: 4196

Подписал: заведующий кафедрой Желенков Борис
Владимирович

Дата: 01.09.2026

1. Общие сведения о дисциплине (модуле).

Целями освоения учебной дисциплины (модуля) «Цифровая схемотехника. Практические аспекты» являются:

- формирование у обучающихся целостной системы компетенций в области проектирования цифровых устройств на основе программируемых логических интегральных схем (ПЛИС/FPGA), позволяющей самостоятельно разрабатывать, моделировать, верифицировать и отлаживать цифровые модули и системы средней степени сложности с использованием современных языков описания аппаратуры (Verilog/VHDL) и инструментальных средств САПР;

- обеспечение понимания архитектурных основ ПЛИС и выработка устойчивых навыков работы в реальной САПР;

- демонстрация места ПЛИС в современной электронике: связь с микроконтроллерами, цифровой обработкой сигналов, интерфейсами (UART, SPI, I2C), системами реального времени

Основными задачами дисциплины являются:

- изучение базовых логических элементов и их реализация на ПЛИС и освоение архитектуры типовой FPGA;

- обучение описанию и разработке комбинационных и последовательностных схем;

- формирование умений анализа отчётов синтеза и временных отчётов, локализации нарушения временных ограничений;

- формирование понимания основ цифровой обработки сигналов на ПЛИС;

- формирование компетенции по интеграции нескольких модулей в единое иерархическое устройство с полным циклом: описание > симуляция > синтез > загрузка в ПЛИС > отладка.

2. Планируемые результаты обучения по дисциплине (модулю).

Перечень формируемых результатов освоения образовательной программы (компетенций) в результате обучения по дисциплине (модулю):

ПК-6 - Способность выполнять работы и управлять работами по разработке архитектур и прототипов информационных систем .

Обучение по дисциплине (модулю) предполагает, что по его результатам обучающийся будет:

Знать:

- архитектуру и логические элементы ПЛИС (LUT, триггер, блок памяти, DSP-блок);
- основы синтеза и временного анализа;
- типовые интерфейсы и способы их реализации.

Уметь:

- писать модули на Verilog/VHDL для комбинационных и последовательностных схем;
- создавать тестбенчи Verilog/VHDL и проводить симуляцию;
- синтезировать проект и загружать его в ПЛИС.

Владеть:

- средой разработки Quartus / Vivado;
- методами отладки с помощью встроенного логического анализатора (SignalTap / ChipScope).

3. Объем дисциплины (модуля).

3.1. Общая трудоемкость дисциплины (модуля).

Общая трудоемкость дисциплины (модуля) составляет 2 з.е. (72 академических часа(ов)).

3.2. Объем дисциплины (модуля) в форме контактной работы обучающихся с педагогическими работниками и (или) лицами, привлекаемыми к реализации образовательной программы на иных условиях, при проведении учебных занятий:

Тип учебных занятий	Количество часов	
	Всего	Семестр №6
Контактная работа при проведении учебных занятий (всего):	32	32
В том числе:		
Занятия лекционного типа	16	16
Занятия семинарского типа	16	16

3.3. Объем дисциплины (модуля) в форме самостоятельной работы обучающихся, а также в форме контактной работы обучающихся с педагогическими работниками и (или) лицами, привлекаемыми к реализации образовательной программы на иных условиях, при проведении промежуточной аттестации составляет 40 академических часа (ов).

3.4. При обучении по индивидуальному учебному плану, в том числе при ускоренном обучении, объем дисциплины (модуля) может быть реализован

полностью в форме самостоятельной работы обучающихся, а также в форме контактной работы обучающихся с педагогическими работниками и (или) лицами, привлекаемыми к реализации образовательной программы на иных условиях, при проведении промежуточной аттестации.

4. Содержание дисциплины (модуля).

4.1. Занятия лекционного типа.

№ п/п	Тематика лекционных занятий / краткое содержание
1	Введение в схемотехнику ПЛИС Рассматриваемые вопросы: Базовые логические элементы. Комбинационная логика. Архитектура ПЛИС: CPLD vs FPGA. Обзор семейств (Intel Cyclone, Xilinx Artix и др.). Жизненный цикл проекта в САПР.
2	Реализация комбинационных схем Рассматриваемые вопросы: LUT как универсальный элемент. Таблицы истинности. Мультиплексоры, дешифраторы, сумматоры. Параметризуемые модули.
3	Последовательностные схемы Рассматриваемые вопросы: Триггеры (D, T, JK). Регистры, сдвиговые регистры. Счётчики. Тактовый сигнал, сброс. Синхронный и асинхронный сброс.
4	Конечные автоматы (FSM) Рассматриваемые вопросы: Модели Мили и Мура. Графы переходов. Способы кодирования состояний (binary, one-hot). Описание FSM на HDL: always-блоки, case-оператор.
5	Память в ПЛИС Рассматриваемые вопросы: Встроенные блоки RAM/ROM. Синхронное/асинхронное чтение. Организация FIFO. Использование IP-каталога. Блоки распределённой памяти.
6	Ввод-вывод и интерфейсы Рассматриваемые вопросы: Делители частоты. Устранение дребезга кнопок. Протоколы UART, SPI, I2C (базовые принципы). Реализация UART на ПЛИС: передатчик и приёмник.
7	Цифровая обработка сигналов Рассматриваемые вопросы: Аппаратные умножители. DSP-блоки. Аккумулятор. Понятие конвейеризации. Простые цифровые фильтры (на примере скользящего среднего).
8	Современные методы проектирования Рассматриваемые вопросы: Иерархический подход. Верификация: формальная, на основе симуляции. Встроенный логический анализатор (SignalTap / ChipScope). Тайминг-анализ, критические пути. High-Level Synthesis (HLS) и перспективы развития.

4.2. Занятия семинарского типа.

Практические занятия

№ п/п	Тематика практических занятий/краткое содержание
1	Знакомство со средой разработки Установка Quartus/Vivado (или работа в готовой лаборатории). Создание проекта - логический элемент «И» с симуляцией и просмотром временных диаграмм.
2	Комбинационные устройства на Verilog Комбинационные устройства на Verilog Разработка полусумматора и полного сумматора, написание тестбенча, симуляция работы и сравнение RTL-схемы с логической схемой
3	Счётчик на ПЛИС Создание 4-битного двоичного счётчика с асинхронным сбросом и симуляция работы созданного счетчика. Загрузка в плату или эмуляция через виртуальные I/O.
4	Разработка автомата управления Решение задачи синтеза автомата светофора (3 состояния, таймеры) с реализацией на языке Verilog. Симуляция переходов автомата. Верификация корректности.
5	Проект с блоком RAM Генерация простого однопортового RAM через IP-мастер. Написание управляющего модуля (запись/чтение) и симуляция работы RAM. Создание ROM для таблицы синуса.
6	UART-передатчик Разработка модуля UART-TX с заданной скоростью (9600 бод). Формирование стартового бита, данных, стопового бита. Симуляция с тестовой последовательностью.
7	FIR-фильтр простого порядка Синтез фильтра с постоянными коэффициентами (3 отвода). Использование регистров и сумматора. Симуляция с входным сигналом. Оценка занимаемых ресурсов.
8	Итоговый проект Разработка законченного устройства (например, генератор прямоугольных импульсов с изменяемой частотой, управляемый кнопками и отображающий частоту на 7-сегментном индикаторе) с интеграцией модулей: делитель, счётчик, автомат, UART (опционально). Симуляция и демонстрация.

4.3. Самостоятельная работа обучающихся.

№ п/п	Вид самостоятельной работы
1	Работа с лекционным материалом.
2	Работа с учебной литературой из приведенных источников
3	Подготовка к лабораторным работам
4	Подготовка к промежуточной аттестации.

5. Перечень изданий, которые рекомендуется использовать при освоении дисциплины (модуля).

№ п/п	Библиографическое описание	Место доступа
1	Ушенина, И. В. Проектирование цифровых устройств на ПЛИС : учебное пособие для вузов / И. В. Ушенина. — 3-е изд., стер. — Санкт-	Текст : электронный // Лань : электронно-библиотечная система. — URL:

	Петербург : Лань, 2025. — 408 с. — ISBN 978-5-507-52271-2.	https://e.lanbook.com/book/445256 (дата обращения: 04.06.2026).
2	Лютов, А. Г. Язык Verilog для программирования ПЛИС : учебное пособие / А. Г. Лютов, В. Н. Арбузов, М. Б. Новоженин. — Москва : РТУ МИРЭА, 2023. — 101 с. — ISBN 978-5-7339-2005-4.	Текст : электронный // Лань : электронно-библиотечная система. — URL: https://e.lanbook.com/book/398114 (дата обращения: 04.06.2026).
3	Знакомство с программируемой логической интегральной схемой семейства spartan-3ап фирмы Xilinx : учебно-методическое пособие / составители В. Ю. Семенов, В. В. Артемьев. — Нижний Новгород : ННГУ им. Н. И. Лобачевского, 2018. — 42 с.	Текст : электронный // Лань : электронно-библиотечная система. — URL: https://e.lanbook.com/book/144638 (дата обращения: 04.06.2026).

6. Перечень современных профессиональных баз данных и информационных справочных систем, которые могут использоваться при освоении дисциплины (модуля).

Форум специалистов по информационным технологиям
(<http://citforum.ru/>)

Интернет-университет информационных технологий
(<http://www.intuit.ru/>)

Тематический форум по информационным технологиям
(<http://habrahabr.ru/>)

Электронная библиотека МИИТ (<http://library.mii.ru>)

Информационного портала Научная электронная библиотека
eLIBRARY.RU (www.elibrary.ru)

Электронно-библиотечная система «Лань» (<https://e.lanbook.com/>)

7. Перечень лицензионного и свободно распространяемого программного обеспечения, в том числе отечественного производства, необходимого для освоения дисциплины (модуля).

ОС Windows,
Microsoft Office
Foxit Reader/Acrobat Reader
LabView (National Instruments),
Интернет-браузер (Yandex и др.)

8. Описание материально-технической базы, необходимой для осуществления образовательного процесса по дисциплине (модулю).

Учебная аудитория для проведения учебных занятий (занятий лекционного типа, практических занятий, лабораторных работ):

- компьютер преподавателя, рабочие станции студентов, Elvis, осциллографы, мультимедийное оборудование, доска.

Аудитория подключена к сети «Интернет».

9. Форма промежуточной аттестации:

Зачет в 6 семестре.

10. Оценочные материалы.

Оценочные материалы, применяемые при проведении промежуточной аттестации, разрабатываются в соответствии с локальным нормативным актом РУТ (МИИТ).

Авторы:

старший преподаватель кафедры
«Вычислительные системы и
квантовые коммуникации»

А.В. Абрамов

Согласовано:

Заведующий кафедрой ВССиИБ

Б.В. Желенков

Председатель учебно-методической
комиссии

Н.А. Андриянова